電子學/CMOS

CMOS

CMOS 代表 Complementary Metal-Oxide-Semiconductor（互補金氧半導體）。金氧半導體指的是元件場效應電晶體 (MOSFET) 的構造方法，而互補則表示 CMOS 使用 n 型 (nMOS) 和 p 型 (pMOS) 電晶體。較舊的設計僅使用 n 型電晶體，被稱為 NMOS 邏輯。

n 型 MOSFET 在其輸入電壓較高時處於啟用狀態（導通），而 p 型 MOSFET 在其輸入電壓較低時處於啟用狀態。

所有 CMOS 門都以兩個部分排列：上拉網路 (PUN)，由 p 型電晶體構成，連線到電源；下拉網路 (PDN)，由 n 型電晶體構成，連線到地線（也稱為漏極）。這兩個部分在邏輯上是對偶的，因此如果 PUN 處於啟用狀態，則 PDN 處於非啟用狀態，反之亦然。這樣，在任何穩定狀態下，電源和地線之間永遠不會有直接通路。

CMOS 相對於 NMOS 的最大優勢在於 CMOS 從高到低和從低到高的轉換速度都很快。NMOS 從低到高的轉換速度很慢（因為它使用電阻代替 PUN），並且由於整個電路速度必須考慮最壞情況，因此 NMOS 電路必須慢得多。

邏輯閘

非門

最簡單的 CMOS 電路：非門或反相器。儘管不復雜，但它展示了 CMOS 門的基本結構；一系列連線到電晶體的輸入（在本例中為一個），連線到電源的 PUN（由單個 p 型電晶體組成），連線到地線的 PDN（由單個 n 型電晶體組成），以及從 PUN 和 PDN 中饋送的輸出。

當輸入電壓較高時，p 型電晶體將處於非啟用狀態，而 n 型電晶體將處於啟用狀態。這會在地線和門輸出之間建立一個連線，將門的輸出拉低。相反，當輸入電壓較低時，p 型電晶體將處於啟用狀態，在輸出和電源之間建立一個連線，將門的輸出拉高。

輸入	輸出
0	1
1	0

與非門

與非門的 PUN 由一對並聯的 p 型電晶體組成，一個由 A 輸入饋送，另一個由 B 輸入饋送。因此，只要這兩個輸入中的任何一個為低，PUN 就處於啟用狀態，並且門的輸出為高。

與非門的 PDN 由一對串聯的 n 型電晶體組成，每個也由兩個輸入中的一個饋送。因此，只有當兩個輸入都為高時，PDN 才會處於啟用狀態，並且門的輸出才會為低。它使用邏輯 a bar(OR)b bar。

輸入 1	輸入 2	輸出
0	0	1
0	1	1
1	0	1
1	1	0

與門

CMOS 與門是透過將非門的輸出驅動到與非門的輸出而構建的。

輸入 1	輸入 2	輸出
0	0	0
0	1	0
1	0	0
1	1	1

或非門

與非門相比，或非門“顛倒”了，它由一對串聯的 p 型電晶體組成的 PUN 和一對並聯的 n 型電晶體組成的 PDN 組成。

輸入 1	輸入 2	輸出
0	0	1
0	1	0
1	0	0
1	1	0

或門

與門之於與非門，或門之於或非門。CMOS 或門是透過將或非門的輸出饋送到非門而構建的。

輸入 1	輸入 2	輸出
0	0	0
0	1	1
1	0	1
1	1	1

異或非門

為了構建異或非門，首先我們需要方便地訪問反相輸入。這是透過一對非門實現的。原始輸入是 A 和 B，它們的反相形式我們稱之為 NOT-A 和 NOT-B。PUN 和 PDN 都由四個適當型別的電晶體組成，分為兩個並聯組，每組串聯兩個電晶體。在 PUN 中，一個串聯由 A 和 B 饋送，另一個由 NOT-A 和 NOT-B 饋送；在 PDN 中，一個串聯由 A 和 NOT-B 饋送，另一個由 NOT-A 和 B 饋送。

總共需要 12 個電晶體（PUN 中 4 個，PDN 中 4 個，每個反相器 2 個）。異或非閘電路還有更有效的設計，但它們需要更詳細的分析，這裡我們不會深入研究。本節不作為實際異或非門設計的示例，而是應該有助於提出人們可以用來為任何任意布林函式生成 CMOS 電路的方法。

輸入 1	輸入 2	輸出
0	0	1
0	1	0
1	0	0
1	1	1

異或門

如果你一直在關注，你可能會猜到異或門是透過在異或非門末尾連線一個非門來製造的；雖然這會產生一個正確的電路，但它不是最正確的（或最有效的）電路。相反，我們可以使用相同的 12 個電晶體，只是把電線重新排列一下。這留作讀者的練習。它使用邏輯 a.b bar(OR) a bar.b

輸入 1	輸入 2	輸出
0	0	0
0	1	1
1	0	1
1	1	0