微處理器設計/記憶體級並行
< 微處理器設計
模板:微處理器並行 微處理器效能在很大程度上取決於各個單元並行工作的組織程度。考慮了不同的微處理器並行化方法。對於指令的並行處理，使用流水線方法；對於資料的並行處理，應用 SIMD（單指令 - 多資料）架構。實現的執行緒級並行方法是建立多核微處理器的基礎。多核微處理器是一個或多個功能強大的處理器，周圍環繞著大量的輔助引擎，這些引擎專為在多執行緒模式下更有效地處理複雜的媒體應用程式而設計。支援片上多處理架構代表了微處理器的未來，因為這種架構可以透過並行執行許多操作，以更可接受的頻率實現巨大的生產力水平。
記憶體級並行 (MLP) 是指一次執行多個記憶體操作的能力。在許多架構中，這表現為一次執行讀寫操作的能力，儘管它也常見於一次執行多個讀操作的能力。很少一次執行多個寫操作，因為存在潛在衝突的風險（嘗試將兩個不同的值寫入同一位置）。
請注意，這與向量化記憶體操作不同，例如一次在單個 32 位讀取中讀取 4 個獨立但連續的 8 位值。