實用電子學/邏輯/級聯
如果需要一個輸入數量與現有邏輯閘不同的邏輯閘，則可以透過將現有門級聯來構建一個。這是透過級聯門來實現的。作為“基本”門的門（即與門、或門、異或門）可以直接級聯。“否定門”（與非門、或非門、異或非門）則不能，它們由具有反轉輸出的對應基本門組成。
只有當所有輸入都為高電平時，與門才會輸出高電平。在下圖中，一個三輸入門的示意圖，如果輸入 1 或輸入 2 其中一個或兩者都為低電平，第一個與門將輸出低電平，從而使第二個與門失效。如果輸入 3 為低電平，則第二個門將失效，而與輸入 1 和輸入 2 的狀態無關。
.svg){kind=link}
要製作具有更多輸入的門，只需在級聯的“末端”新增門，如下面的五輸入示例所示。
如果電路將在高頻下使用，那麼如果輸入 1 改變，傳播時間將是單個門的五倍這一事實，那麼使用下面的佈局可能會更好，其中傳播時間僅為單個門的傳播時間的 3 倍。對於正常應用來說，這應該不是問題，因為 CMOS 門在 5V 下的傳播時間通常約為 50 納秒（百萬分之一秒的二十分之一）。
.svg){kind=link}
此佈局和標準級聯都使用完全相同數量的門：對於一個具有n個輸入的門，需要n-1 個 2 輸入門。對於或門和異或門也是如此，它們也可以像上面一樣佈局以獲得更短的傳播時間。在接下來的部分中，為了清晰起見，將使用稍簡單的基本級聯。
如果需要很多輸入，請考慮使用一個 3 輸入、4 輸入或 8 輸入與門作為起點，因為這樣電路的佈局會容易得多，並且需要的 IC 也更少（一個4081 四個 2 輸入與門 IC 可以製作一個 5 輸入與門，而一個4068 8 輸入與門 IC 在相同尺寸的 IC 封裝中提供了三個額外的輸入，並且需要更少的佈線）。其他門也是如此。
與非門不能成功級聯以製作一個更大的與非門，因為如果輸入 1 或輸入 2 和輸入 3 為高電平，則會輸出低電平（第二個門有兩個高電平輸入），而實際上應該輸出高電平。
可以使用 2 輸入門製作一個n輸入與非門，但需要在每個“合併”兩個輸入或訊號的與非門之後新增一個額外的反相器（或輸入端連線在一起的與非門，這意味著只需要與非門），但不在最後一個門之後新增。
.svg){kind=link}
.svg){kind=link}
與非門也可以透過使用級聯的與門並在末端新增一個反相器來製作。
.svg){kind=link}
這樣做的缺點是需要兩種不同型別的門（與門和非門，需要兩個不同的 IC），但明顯的優點是需要的門要少得多（在反轉版本中，需要n-2 個反相器）。這在更大的級聯中會成為一個因素。