Reaktor/Modules/Logic AND

如果 A 和 B 中的輸入訊號 <=0（小於或等於 0），則訊號為假，如果大於 0，則為真。僅當 A 和 B 同時為真時，此模組的輸出才為真。Not 會對輸出進行反轉。