跳轉到內容

FPGA 設計 VHDL/狀態機設計示例序列奇偶校驗生成器

來自華夏公益教科書，開放書籍，開放世界

< FPGA 設計 VHDL

此頁面可能需要審查質量。

FPGA 設計 VHDL

序列奇偶校驗生成器

[編輯 | 編輯原始碼]

狀態圖

[編輯 | 編輯原始碼]

模擬波形

[編輯 | 編輯原始碼]

檢索自 "https://wikibook.tw/wiki/VHDL_for_FPGA_Design/State-Machine_Design_Example_Serial_Parity_Generator"

書籍：FPGA 設計 VHDL

華夏公益教科書