觸發器 是一種與鎖存器 非常相似的器件，因為它是一種雙穩態多諧振盪器，具有兩個狀態和一個反饋路徑，允許它儲存一位資訊。鎖存器和觸發器之間的區別在於鎖存器是非同步的，輸出可以在輸入發生變化時（或至少在很小的傳播延遲之後）立即改變。另一方面，觸發器是邊沿觸發的 ，只有在控制訊號從高電平變為低電平或從低電平變為高電平時才會改變狀態。這種區別是比較新的，不是正式的，許多權威人士仍然將觸發器稱為鎖存器，反之亦然，但為了清晰起見，這是有用的區別。
有幾種不同的觸發器型別，每種都有其自身的用途和特性。四種主要的觸發器型別是：SR、JK、D 和 T。
SR 觸發器的動畫互動式模型（建議值：R1, R2 = 1 kΩ R3, R4 = 10 kΩ）。 SR（置位/復位）觸發器可能是最簡單的觸發器，它與SR 鎖存器 非常相似，只是它只在時鐘邊沿發生轉換。雖然理論上與任何觸發器一樣有效，但同步邊沿觸發的 SR 觸發器非常不常見，因為它們在S 和R 都被斷言時會保留非法狀態。
特性表
S
R
Qnext
註釋
0
0
0
保持狀態
0
1
0
復位
1
0
1
置位
1
1
亞穩態
激勵表
Q
Qnext
S
R
0
0
0
X
0
1
1
0
1
0
0
1
1
1
X
0
D 觸發器的符號。 D（資料）觸發器是透明鎖存器的邊沿觸發變體。在時鐘的上升沿（通常情況下，儘管負邊沿觸發同樣可能），輸出被賦予D 輸入在那一刻 的值。輸出只能在時鐘邊沿改變，如果輸入在其他時間改變，輸出將不受影響。
時鐘
D
Qnext
註釋
0
0
將D 表達為Q
1
1
將D 表達為Q
否則
X
Q prev 保持狀態
D 觸發器是迄今為止最常見的觸發器型別，一些器件（例如某些 FPGA）完全由 D 觸發器組成。它們也常用於移位暫存器和輸入同步。
JK 觸發器的符號 JK 觸發器是對 SR 觸發器的簡單改進，其中狀態 J=K=1 不被禁止。它的工作原理與 SR 觸發器相同，其中 J 用作置位輸入，K 用作復位輸入。唯一的區別是，對於以前被禁止的組合 J=K=1，現在執行一個操作：它反轉其狀態。由於 JK 觸發器在所有條件下都完全可預測，[需要引用 它是大多數邏輯電路設計中首選的觸發器型別。 [需要引用 但仍然存在一個問題；即，當實際測試電路時，兩個輸出都相同。這是因為在每次傳播延遲完成時都會發生內部翻轉。主要補救措施是採用主從式 JK 觸發器；這種觸發器透過內建的脈衝時鐘功能，覆蓋了內部重複翻轉。
特性表
J
K
Qnext
註釋
0
0
Qprev
保持狀態
0
1
0
復位
1
0
1
置位
1
1
Q prev 翻轉
激勵表
Q
Qnext
J
K
註釋
0
0
0
X
保持狀態
0
1
1
X
置位
1
0
X
1
復位
1
1
X
0
保持狀態
T 型觸發器的電路符號：T 是翻轉輸入，Q 是儲存的資料輸出。 T 觸發器 是一種器件，如果T 輸入被斷言，它會在每次被觸發時交換或“翻轉”狀態，否則它將保持當前輸出。這種行為由特徵方程描述
Q n e x t = T ⊕ Q = T Q ¯ + T ¯ Q {\displaystyle Q_{next}=T\oplus Q=T{\overline {Q}}+{\overline {T}}Q} 並且可以用以下任一表描述
特性表
T
Q
Qnext
註釋
0
0
0
保持狀態
0
1
1
1
0
1
翻轉
1
1
0
激勵表
Q
Qnext
T
0
0
0
0
1
1
1
0
1
1
1
0
當T 保持高電平時，T 觸發器將時鐘頻率除以二；也就是說，如果時鐘頻率為 4 MHz，則從觸發器獲得的輸出頻率將為 2 MHz。這種“除以”特性在各種數字計數器 中都有應用。T 觸發器也可以使用 JK 觸發器（J 和 K 引腳連線在一起，充當 T）或 D 觸發器（T 輸入和Q prev 透過一個異或門連線到D 輸入）構建。dt
_Symbol.svg)
_Symbol.svg)
