可程式設計邏輯/設計流程
本頁面將討論使用可程式設計邏輯器件的設計流程。
讓我們談談開發 VLSI 晶片所涉及的基本流程。通常，由於開發產品的實際情況，此流程本質上是稍微迴圈的。在開發專案的整個生命週期中，經常需要重新審視和修改規格，這會影響流程中後續的每個步驟。
工程師和銷售人員為了滿足特定市場的需求而對產品進行概念化。他們會考慮銷量、產品成本、市場上的其他產品、公司自身的產品線、產品的可用資源以及許多其他因素。在 ASIC（專用積體電路）等領域，工程師通常會與潛在客戶合作以滿足他們的需求。
透過調查，他們提出了晶片的基本要求。這將包括
- 晶片將生產的封裝。
- 晶片的功耗要求。
- 晶片的速度。
- 衍生品的計劃。
- 為客戶提供原型和樣品的必要性。
一旦確定了需求，設計師就可以建立產品的功能規範。雖然理論上，功能規範可以是晶片行為的抽象描述，但大多數客戶理解的不僅是行為級別，而且通常功能規範至少包含晶片組裝方式的頂層架構。
對於 VLSI 設計，實際電路通常由現有的子模組構建。例如，一個平臺可以結合處理器、記憶體快取和匯流排介面單元。外設和板載記憶體可以被新增。PLL（鎖相環電路）通常被放置在矽片上，以提供現在可用的高速頻率。功能規範通常描述了各個模組的連線方式以及它們如何協同工作。它們還描述了產品如何與引腳上的連線進行互動。
一旦定義了功能規範，設計工程師就可以開始填充晶片的基本架構。HDL（硬體描述語言）如 Verilog 或 VHDL 通常用於高階概念設計和後期的門級設計。在架構級別，存根 HDL 檔案可以描述模組的埠。我們可以像在面向物件的計算機程式中例項化物件一樣，在晶片級連線 HDL 檔案中例項化這些存根，以定義所有模組之間的互連。
對於每個模組，我們可以在 HDL 中編寫一個行為模型。HDL 的編寫方式非常類似於計算機程式。這允許設計師試驗模組的預期行為。模擬器可以解釋 HDL 並顯示其如何與各種激勵進行互動。激勵也可以用 HDL 或其他語言編寫。為測試此模組而建立的測試平臺，在設計流程的後期，可以用於設計更低級別的描述。
每個模組的行為模型可以與頂層結構檔案一起使用，以模擬晶片在模擬中的行為。隨著模組的邏輯設計被建立，我們可以用 RTL 替換行為模型並驗證晶片的行為是否符合規範。
功能驗證是測試模型以確定它們是否按功能規範執行的過程。驗證工程師編寫的測試用於使用測試平臺，以確定行為模型是否符合需求收集過程中建立的規範。通常會投入大量精力來驗證模型是否按規範執行。
在模組級別，這稱為單元級功能驗證。模組設計需要透過所有功能驗證測試，然後才能用於晶片級設計。重要的是，功能測試涵蓋模組的所有可能的實際使用。這些測試通常可以在其他模型的設計上重複使用，例如 RTL 和門級模型。