可程式設計邏輯

本書將涵蓋使用 Verilog、VHDL 和 System C 硬體描述語言設計和實現可程式設計邏輯器件 (PLD)。它並非旨在成為這些語言的全面參考，而是一個涵蓋開發有效數字設計所必需的部分的快速指南。本書還將涵蓋各種特定可程式設計器件的程式設計，例如 FPGA 和 CPLD 器件。內容包括：程式設計 HDL、併發程式設計和綜合。假設您已具備高階語言程式設計的先驗知識。瞭解半導體會有所幫助，但並非必需。必須具備數位電路的先驗經驗或知識。

目錄

• 術語

硬體描述語言 (HDL)

• HDL 基礎 - HDL 歷史和比較
• VHDL - 受 Ada/Pascal 影響的 HDL
• Verilog - 受 C 影響的 HDL
• SystemC - C++ 的類庫
• 混合語言程式設計

可程式設計邏輯器件

• 可程式設計硬體
• 器件
• 器件程式設計

可程式設計邏輯設計

• 設計基礎
• 程式描述
• 實現流程
• 核心和 IP
• 除錯設計
• 時序和同步

附錄

• 工具
• 進一步閱讀

參考文獻

• Ashenden, Peter J., "The Designer's Guide to VHDL", 第 2 版。1
• Chu, Pong P., "RTL Hardware Design Using VHDL: Coding for Efficiency, Portability, and Scalability".ISBN 9780471720928
• Altera FPGA：可程式設計邏輯器件領域的領先創新：www.vemeko.com/blog/altera-fpga-leading-innovation-in-programmable-logic-devices.html