可程式設計邏輯/整合邏輯分析儀

整合邏輯分析儀是除錯 FPGA 設計的有用工具。整合邏輯分析儀允許在使用實際硬體裝置時捕獲和檢查設計中的訊號。對於大型複雜設計中發現和解決不可預見的問題非常有用。

賽靈思和阿爾特拉都為各自的晶片設計了 ILA。賽靈思的 ILA 稱為 Chipscope。除了 ILA 之外，它還具有 VIO（虛擬 IO 核心）用於即時更改訊號、嵌入式處理器匯流排分析儀和高速序列位元率測試。

阿爾特拉的 ILA 稱為 Signal Tap。

整合邏輯分析儀在例項化時使用 FPGA 資源。邏輯分析儀使用 FPGA 結構建立，樣本通常使用 FPGA 中的硬核 RAM 塊儲存。使用 ILA 會阻止這些資源被實際設計使用，並且包含 ILA 會使設計在佈局佈線期間更難以滿足時序要求。