可程式設計邏輯/Verilog 任務
< 可程式設計邏輯
任務從一個語句啟用，該語句定義了要傳遞給任務的引數值和將接收結果的變數。任務完成後，控制權將返回到啟用程序。因此，如果任務內部包含時序控制，則啟用時間可能與返回控制權的時間不同。任務可以啟用其他任務，而這些任務又可以啟用其他任務，對啟用的任務數量沒有限制。無論啟用了多少任務，只有在所有啟用的任務完成之後，控制權才會返回。
[任務名稱]([變數列表]);
定義任務 以下是定義任務的語法： 語法 9-1：<task> 的語法 任務和函式宣告指定以下內容： 區域性變數 I/O 埠 暫存器 時間 整數 實數 事件 這些宣告的語法與模組定義中的對應宣告相同。如果在一個任務中聲明瞭多個輸出、輸入和輸入輸出埠，則必須將它們放在一個塊中。 <task>
- = task <任務名稱> ;
<tf_宣告>* <語句或空> endtask <任務名稱>
- = <識別符號>
<tf_宣告>
- = <引數宣告>
||= <輸入宣告> ||= <輸出宣告> ||= <輸入輸出宣告> ||= <reg 宣告> ||= <時間宣告> ||= <整數宣告> ||= <實數宣告> ||= <事件宣告>