跳轉到內容

FPGA 設計的 VHDL

0% developed
來自華夏公益教科書,開放的世界中的開放書籍

內容

組合邏輯

  1. 譯碼器
  2. 多路複用器
  3. 優先編碼器
  4. 4 位加法器
  5. 4 位乘法器
  6. 4 位 ALU

時序邏輯

  1. D 觸發器
  2. T 觸發器
  3. JK 觸發器
  4. 帶並行載入的 4 位二進位制計數器
  5. 帶時鐘使能的 4 位 BCD 計數器
  6. 4 位移位暫存器
  7. 帶復位的 4 位 Johnson 計數器

狀態機

  1. 狀態機設計示例非同步計數器
  2. 狀態機設計示例序列奇偶校驗發生器

設計練習

  1. 示例應用程式序列加法器
  2. 使用 PicoBlaze 的示例應用程式
  3. 有符號 32 位基數 16 乘法器的完整可綜合 VHDL 程式碼

進一步閱讀

華夏公益教科書